Bernstein sieht Huaweis Kirin 9050 Pro nahe an Apples A17 Pro
Chips
Der US-Investmentanalyst Bernstein hat in einem neuen Bericht festgestellt, dass Huaweis Chip Kirin 9050 Pro den technologischen Abstand zu Apple auf rund drei Jahre verkürzt hat, zuvor lag er laut Bernstein bei etwa vier Jahren. Der Chip wird laut dem Bericht vom Auftragsfertiger SMIC im N+2- oder N+3-Verfahren hergestellt, was einem 7-Nanometer-Niveau entspricht. Er kommt ohne EUV-Lithografie aus, stattdessen setzt Huawei auf mehrfache DUV-Belichtung und eine Logic-Folding-Technik. Im Multicore-Test von Geekbench 6 übertrifft der Kirin 9050 Pro laut Bernstein Apples 2023 vorgestellten 3-Nanometer-Chip A17 Pro.
Die Multicore-Leistung liegt rund 20 Prozent über der des Vorgängers Kirin 9030 Pro. Kern der Verbesserung ist laut dem Bericht eine Architekturinnovation: Im Rahmen eines von Huawei als Tao Dinglü bezeichneten Ansatzes werden Logikzellen vertikal gestapelt und dicht miteinander verbunden, wodurch sich die Signallaufwege verkürzen. Dadurch steigt die Transistordichte von rund 155 Millionen auf etwa 238 Millionen pro Quadratmillimeter, ein Plus von mehr als 50 Prozent, ein Niveau, das nahe an TSMCs erster 3-Nanometer-Generation liegt. Bei gleicher Leistung sinkt laut Bernstein der Stromverbrauch der NPU um 66 Prozent, der der GPU um 58 Prozent und der der leistungsstarken CPU-Kerne um 41 Prozent.
Auch bei Grafik- und KI-Leistung gibt es laut dem Bericht Fortschritte. Die GPU-Leistung steigt gegenüber dem Kirin 9030 Pro um 39 Prozent, der NPU-Durchsatz um rund 150 Prozent. Zudem falle die Wärmeentwicklung besser aus als bei der Vorgängergeneration. Bernstein bezeichnet die Entwicklung als laut eigener Einschätzung "unterschätzten Durchbruch" und sieht die Architekturverbesserung, nicht die Verkleinerung des Fertigungsprozesses, als entscheidenden Treiber. Der Bericht weist zugleich darauf hin, dass Ausbeute und Wärmeableitung bei der Massenproduktion von 3D-Stapeltechnik weiterhin technische Herausforderungen bleiben.
Für mich ist das Auffällige an diesem Bericht, dass der Fortschritt nicht aus feinerer Lithografie kommt, sondern aus einer Architekturtechnik, die Logikzellen räumlich stapelt. Das verschiebt die Debatte um Exportkontrollen: Wenn SMIC ohne EUV-Belichtung eine Transistordichte nahe an TSMCs erster 3-Nanometer-Generation erreicht, wird die Wirksamkeit der US-Beschränkungen fraglicher, als es die reine Prozessknoten-Bezeichnung nahelegt. Wer die Sanktionspolitik gegenüber China bewertet, sollte deshalb weniger auf die Nanometer-Angabe schauen als auf solche Architekturlösungen und darauf, ob sich Ausbeute und Wärmeableitung bei größeren Stückzahlen tatsächlich beherrschen lassen.
Offen bleibt: Die zentralen Zahlen zu Leistung, Dichte und Stromverbrauch stammen ausschließlich aus der Einschätzung von Bernstein, eine unabhängige Bestätigung oder Herstellerangabe liegt in der Meldung nicht vor.
Quelle: cnBeta
